Fabrico de um CMOS

O fabrico destes transístores é muito semelhante ao que vimos para os transístores nMOS.
Mas vamos percorrê-lo passo a passo com a ajuda dos quadros junto. Estes quadros são em número muito mais reduzido porque resolvemos acumular muitas fases em cada quadro, fazendo essencialmente sobressair a forma de fabricação de um transístor que engloba dois opostos entre si, um nMOS e um pMOS.Fabrico-CI-41

Quadro 1  – As bolachas retiradas do lingote de silício são polidas e limpas de qualquer impureza.Fabrico-CI-42

Quadro 2 – (1)Procede-se à oxidação da superfície da bolacha. O dióxido de silício (SiO2) é utilizado como camada de proteção para a superfície ultra limpa da bolacha de silício, assim como camada isoladora.Fabrico-CI-43

Quadro 3 – (1)Segue-se a deposição de uma camada de Polissílico seguida de outra de nitrato de silício (Si3N4). (2)Procede-se à deposição de uma camada de produto fotossensível e resistente à ação dos agentes corrosivos do etching, sobre as anteriores. (3)Por um processo de Fotolitografia procede-se à exposição da bolacha à luz UV, através das máscaras previamente desenvolvidas que definem a localização dos poços n-dopados onde vão ser criados os pMOS. (4)Remoção do material fotossensível exposto.Fabrico-CI-44

Quadro 4 – (1)Remoção por etching das camadas de Si3N4  e Polissílico nas zonas não protegidas pela camada resistente ao etching. Nessas zonas fica de novo exposto o  SiO2. (2)Bombardeamento e implantação de átomos de Fósforo, que penetram através da camada fina de SiO2, sendo retidos pelo Si3N4 nas zonas onde este não foi removido. Os átomos de Fósforo contém excesso de eletrões (mais eletrões do que protões) proporcionando assim a criação da camada N (Negativa), após a sua incorporação, na estrutura cristalina.Fabrico-CI-45

Quadro 5 – (1)O processo de ionização é seguido por um recozimento a altas temperaturas, com o fim de reconstruir as estruturas cristalinas e incorporar os átomos nela implantados. Devido à sua difusão os átomos de Fósforo são adicionados à estrutura da bolacha, criando assim  o poço n-dopado. (2)Deposição sobre a camada de SiO2 exposta de uma outra camada de SiO2 de muito maior espessura. A proteção do Si3N4 faz com que só os topos do Polissílico sejam afetados por esta deposição, protegendo assim  as partes da bolacha que não se pretendem afetadas.Fabrico-CI-46

Quadro 6 – Remoção da parte do material fotossensível não exposto por processos químicos próprios. (2)Remoção por etching, das camadas de Si3N4  e Polissílico nas zonas abaixo daquela. Nessas zonas fica de novo exposto o  SiO2. (3)Bombardeamento e implantação no silício de átomos de Boro sobre toda a bolacha. Os átomos penetram através da camada mais fina de SiO2 mas são retidos e anulados pela sua camada mais espessa Os átomos de Boro contém lacunas na sua estrutura (falta de eletrões) proporcionando assim a criação da camada P (Positiva) após a sua incorporação na estrutura cristalina.Fabrico-CI-47

Quadro 7 – Recozimento a altas temperaturas para reconstrução das estruturas cristalinas e incorporação dos átomos na estrutura cristalina. Devido à sua difusão, os átomos de Boro são adicionados à estrutura da bolacha, criando assim  o poço p-dopado.Fabrico-CI-48

Quadro 8 – (1)Remoção total das camadas de SiO2 por etching. (2)Deposição de uma fina camada de SiO2 totalmente renovada. (3)Deposição de uma camada de Polissílico seguida de outra de Si3N4. (4)Deposição de uma camada de produto fotossensível sobre as anteriores. (5)Exposição da mesma por fotolitografia à luz UV, através de uma máscara que vai revelar as zonas fora dos transístores.Fabrico-CI-49

Quadro 9 – (1)Remoção do material fotossensível exposto. (2)Remoção por etching das camadas de Si3N4  e Polissílico nas zonas não protegidas pela camada resistente ao etching. Nessas zonas fica de novo exposto o  SiO2. (3)Sobre este é feita a deposição de uma camada mais espessa do mesmo SiO2.Fabrico-CI-50

Quadro 10 – (1)Remoção do material fotossensível não exposto, por processos químicos próprios. (2)Remoção por etching das camadas de Si3N4  e Polissílico nas zonas agora desprotegidas. (2)Remoção e imediata recolocação de uma pequena lâmina da camada de SiO2 que assim ficará renovada e totalmente limpa. (3)Deposição de uma camada de polissílico n-dopado, por bombardeamento com átomos de fósforo ou por difusão através do gás que origina a sua formação. (4)Deposição de uma camada de material fotossensível. (5)Exposição desta camada à luz UV através de uma máscara que define as portas dos transístores.Fabrico-CI-51

Quadro 11 – (1)Remoção do material fotossensível exposto. (2)Remoção por etching da camada de Polissílico nas zonas não protegidas. Estão assim criadas as Portas dos transístores nMOS e pMOS em polissílico n-dopado. (3)Remoção do material fotossensível não exposto. (4)Remoção e imediata recolocação de uma pequena lâmina da camada de SiO2 que assim fica superficialmente renovada e limpa. (5)Deposição de uma camada de material fotossensível. (6)Exposição desta camada à luz UV através de uma máscara que define as fontes e os drenos dos transístores nMOS. (7)Remoção do material fotossensível exposto. (8)Bombardeamento com átomos de Arsénio. Os átomos penetram através da camada mais fina de SiO2 mas são retidos e anulados pelas suas camadas mais espessas. O Arsénio nesta fase é preferível ao Fósforo por permitir maior concentração superficial e um perfil mais equilibrado.Fabrico-CI-52

Quadro 12 – (1)Por um processo de recozimento a altas temperaturas, os átomos de Arsénio são adicionados à estrutura da Bolacha, criando assim as Fontes e os Drenos dos transístores nMOS. (2)Remoção do restante material fotossensível. (3)Remoção e reposição de uma pequena lâmina da camada de SiO2 que assim fica superficialmente renovada e limpa. (4)Deposição de nova camada de material fotossensível. (5)Sua exposição à luz UV através de uma máscara que define as fontes e os drenos dos transístores pMOS. (6)Remoção do material fotossensível exposto.  (7)Bombardeamento com átomos de Boro. (8)Por um processo de recozimento a altas temperaturas, os átomos de Boro são adicionados à estrutura da Bolacha. Estão assim criadas as Fontes e os Drenos dos transístores pMOS. (9)Remoção de uma pequena lâmina da camada de SiO2. (10)Deposição de uma camada de SiO2 que deverá cobrir a totalidade dos componentes executados até agora, tendo uma função isolante relativamente às ligações metálicas que vamos começar a executar. (11)Deposição de uma camada de material fotossensível. (12)Sua exposição à luz UV através de uma máscara que define os contactos das fontes e drenos dos transístores.Fabrico-CI-53

Quadro 13 – (1)Remoção do material fotossensível exposto. (2)Remoção por etching da camada exposta de SiO2, até ao silício dopado nos furos para os contactos com as fontes e drenos dos transístores. (3)Colocação de uma camada de metal condutor que vai preencher os furos abertos e estabelecer os contactos das fontes e drenos dos transístores. (4)Colocação de uma camada de material fotossensível. (5)Sua exposição à luz ultravioleta através de uma máscara que define o circuito elétrico ao nível desta camada.Fabrico-CI-54

Quadro 14 – (1)Remoção do material fotossensível exposto. (2)Remoção por etching do material metálico agora exposto. (3)Remoção do material fotossensível sobrante. Fica assim definido o circuito elétrico que liga as fontes e drenos dos transístores nMOS e pMOS, interligando-os como CMOS e ligando os vários CMOS entre si. (4)Deposição de uma camada de SiO2 cobrindo a totalidade do circuito, que vai funcionar como isolante. (5)Deposição de uma camada de material fotossensível. (6)Sua Exposição à luz UV através de uma máscara que define os contactos com as portas dos transístores.Fabrico-CI-55

Quadro 15 – (1)Remoção do material fotossensível exposto. (2)Remoção por etching da camada de SiO2 exposta até ao polissílico n-dopado, nos furos para os contactos com as portas dos transístores. (3)Remoção do restante material fotossensível. (4)Deposição de uma camada de metal condutor, que vai preencher todos os orifícios de contactos  com as portas. (5)Deposição de uma camada de material fotossensível sobre o metal. (6)Sua exposição à luz UV através de uma máscara que define o circuito elétrico das portas dos transístores.Fabrico-CI-56

Quadro 16 – (1)Remoção do material fotossensível exposto. (2)Remoção por etching do material metálico agora exposto. (3)Remoção do material fotossensível sobrante. Fica assim definido o circuito elétrico que liga as portas dos agora já transístores CMOS . As ligações deste circuito estão a cinza para simbolizar que são executadas num plano diferente ao do corte em que estamos  a trabalhar. (4)Deposição de uma camada de SiO2, com o fim de isolar e proteger os transístores e o eventual circuito em que estejam integrados.

Deixar uma resposta

O seu endereço de email não será publicado. Campos obrigatórios marcados com *

Pode usar estas etiquetas HTML e atributos: <a href="" title=""> <abbr title=""> <acronym title=""> <b> <blockquote cite=""> <cite> <code> <del datetime=""> <em> <i> <q cite=""> <strike> <strong>